Ingénieur Senior Test ASIC

À propos de nous VSORA est une société française de semi-conducteurs fabless spécialisée dans la conception de processeurs d'inférence IA haute performance pour le cloud et les centres de données. Son processeur phare, le Jotunn8, a été conçu pour répondre aux défis énergétiques et de performance des charges de travail IA modernes : débit élevé, latence ultra-faible et efficacité énergétique optimale. Il fait partie des processeurs les plus puissants du marché, utilisé notamment pour le traitement des grands modèles de langage (LLM). Portée par une équipe dirigeante avec plus de 25 ans d'expérience en conception de puces, VSORA s'inscrit dans la prochaine vague du calcul IA durable et scalable. L'entreprise mise sur une culture collaborative, agile et bienveillante, où hiérarchies rigides et silos n'ont pas leur place. Rejoindre VSORA, c'est intégrer une équipe multiculturelle et talentueuse, contribuer à une mission ambitieuse et avoir un impact réel sur la construction d'une société de référence dans son secteur. Nous recherchons un Ingénieur Senior Test Silicium pour piloter le développement, l'optimisation et le déploiement des programmes de test production pour notre processeur d'inférence IA de dernière génération. Le composant intègre PCIe Gen5, des liaisons die-to-die (D2D) haut débit, de la mémoire HBM3E et fonctionne à des niveaux de puissance/courant très élevés. Le poste requiert une expertise confirmée sur Advantest V93K SmarTest-8, les tests fonctionnels embarqués, les interfaces haut débit et les méthodologies de test sensibles à la puissance. 👉 Mission Responsabilités principales : Développement de programmes de test ATE (V93K) · Développer, déboguer et maintenir les programmes de test V93K SmarTest-8 pour le wafer sort et le test final.

• Définir la stratégie globale de test et les flux associés pour un silicium avancé.
• Intégrer les tests digitaux, mémoire, SerDes et fonctionnels dans des flux de production évolutifs.
• Optimiser le temps de test, la couverture, le yield et le coût.

Test des interfaces haut débit (PCIe Gen5 / D2D / HBM3E) · Tester les PHY et contrôleurs PCIe Gen5.

• Tester les liens SerDes D2D haut débit.
• Tester les PHY et contrôleurs HBM3E.
• Mettre en œuvre : BERT, PRBS, loopback, margining.
• Réaliser des tests fonctionnels et stress tests à vitesse réelle.

Test de dispositifs haute puissance / haut courant · Concevoir des séquences de test robustes pour composants à très fort courant.

• Définir les séquences d'alimentation, limites de courant et mécanismes de protection.
• Implémenter la surveillance dynamique du courant et la planification de tests sensibles à la puissance.
• Collaborer sur : conception load board, sockets haute intensité, intégrité de puissance et thermique.

Collaboration DFT & architecture de test · Travailler avec les équipes DFT sur : scan hiérarchique/compressé, LBIST, MBIST, boundary scan.

• Contribuer à l'amélioration de la couverture, de l'observabilité et de la diagnosticabilité.
• Garantir l'alignement entre les fonctionnalités DFT et les capacités V93K.

Développement de tests fonctionnels embarqués · Développer des tests fonctionnels embarqués exécutés sur : RISC-V interne, microcode, moteurs de test intégrés.

• Valider le fonctionnement complet du processeur IA à vitesse réelle.
• Tester : PCIe Gen5 (enumeration, training, transfert), D2D (initialisation, training, loopback), HBM3E (initialisation, training, réparation, bande passante).
• Corréler les résultats entre simulation, banc de test et environnement V93K.

Débogage silicium, yield & support production · Déboguer les problèmes silicium en phases early silicon, caractérisation et production.

• Réaliser analyses de yield, clustering de défaillances et optimisation des limites de test.
• Conduire les améliorations de test : couverture, temps, yield learning.
• Supporter la montée en volume (HVM) avec les OSAT.

Profil

• 3 ans d'expérience en développement de tests ATE, avec forte expertise Advantest V93K.
• Maîtrise de SmarTest-8 (Java).
• Expérience sur SoC en nœuds avancés (5 nm), accélérateurs IA, GPU ou dispositifs HPC.
• Solide expérience en tests fonctionnels embarqués.
• Très bonne connaissance des interfaces haut débit : PCIe Gen5, D2D.
• Expérience confirmée en test HBM (HBM2E / HBM3 / HBM3E).
• Maîtrise du test de dispositifs haute puissance/haut courant.
• Compétences solides en débogage silicium (design, DFT, firmware, hardware de test).